Arquitetura de Computadores · Intermediário

Análise de Pipeline e Hazards em Cache

Enunciado

Considere um processador com um pipeline de 5 estágios e uma memória cache. A tabela abaixo mostra o número de acessos à cache e os resultados de hits e misses:

| Acesso | Hit/Miss |
|--------|----------|
| 1 | Hit |
| 2 | Miss |
| 3 | Hit |
| 4 | Miss |
| 5 | Hit |

Calcule a taxa de acertos (hit rate) e a taxa de falhas (miss rate) da cache. Em seguida, determine o tempo médio de acesso à memória (AMAT) se o tempo de acesso à cache for 2 ciclos e o tempo de acesso à memória principal for 10 ciclos.

Solução detalhada

  • Cálculo da Taxa de Acertos (Hit Rate):
  • - Total de acessos = 5
  • - Total de hits = 3
  • - Hit Rate = \frac{\text{Total de Hits}}{\text{Total de Acessos}} = \frac{3}{5} = 0,6
  • Cálculo da Taxa de Falhas (Miss Rate):
  • - Total de misses = 2
  • - Miss Rate = \frac{\text{Total de Misses}}{\text{Total de Acessos}} = \frac{2}{5} = 0,4
  • Cálculo do Tempo Médio de Acesso à Memória (AMAT):
  • - Tempo de acesso à cache = 2 ciclos
  • - Tempo de acesso à memória principal = 10 ciclos
  • - AMAT = (Hit Rate) * (Tempo de acesso à cache) + (Miss Rate) * (Tempo de acesso à memória principal)
  • - AMAT = (0,6) * (2) + (0,4) * (10)
  • - AMAT = 1,2 + 4 = 5,2 ciclos

Portanto, a taxa de acertos é 0,6, a taxa de falhas é 0,4 e o tempo médio de acesso à memória é 5,2 ciclos.

Explorar Arquitetura de Computadores · mais questões resolvidas da mesma matéria.

Pack sugerido: arquitetura-computadores-intermediario